成形滤波插5MatlabRs=500e3;%符号速率beta=0.2;%滚降系数(0,1)(实际带宽-理想带宽)/理想带宽W=(1+beta)*Rs/2%所需带宽span=36; %滤波阶数sps=5; %单个符号采样数 %滤波器阶数=span*sps %滤波器系数数=span*sps+1mfir_i5=rcosdesign(beta,span,sps);fvtool(mfir_i5);FPGA：滤波器类型选择插值（Interpolation）、插值倍数选择5。CIC补偿滤波器%%CIC滤波器R=4;X1=ones(1,R);%1级X2=conv(x1,x1);%2级X3=conv(x
初识网络一、网络发展二、认识协议三、认识网络协议1.协议分层2.OSI七层模型3.TCP/IP五层模型4.OS和网络协议栈四、网络传输基本流程1.TCP/IP协议通讯过程2.以太网通信（1）以太网通信原理（2）数据碰撞3.数据跨网络传输一、网络发展独立模式数据在每台计算机中呈现串行的方式传递，如下图：网络互联多台计算机连接在一起，完成数据共享，如下图：局域网LAN计算机数量更多了，通过交换机和路由器连接在一起。如下图，路由器的左右侧都是一个局域网，两个局域网用路由器连接起来，构成局域网LAN；在局域网内部，对应的主机用交换机可以互相转化消息；跨局域网经过路由器+交换机进行数据转化。数据经过交换
目录软件下载Quartus中设置Modelsim-Altera仿真器创建新项目编写项目代码编写测试模块 软件下载这里使用的是QuartusPrimeLight18.1以及ModelSimIntelFPGA10.5b，两个软件在同一个地方下载，附网址https://www.intel.com/content/www/us/en/software-kit/665990/intel-quartus-prime-lite-edition-design-software-version-18-1-for-windows.html解压过后根据提示等待安装即可，唯一需要注意的点是安装路径不要出现中文Quar
有监督学习SupervisiedLearning输入的数据为训练数据;模型在训练过程中进行预期判断;判断错误的话进行修正;直到模型判断预期达到要求的精确性;关键方法为分类和回归逻辑回归(LogisticRegression)BP神经网络(BackPropagationNeuralNetwork)无监督学习UnsupervisiedLearning没有训练数据;模型基于无标记数据进行判断;关键方法为关联规则学习和聚合;训练Training;通过训练优化自身网络参数;让模型更为准确;这个过程称为训练;推理Inference;训练好的模型,在训练集上表现良好;我们希望其对未见过的数据(现场数据)能够
DMA直接内存访问（DirectMemoryAccess）什么是DMA？在进行数据传输的时候，数据搬运的工作全部交给DMA控制器，而CPU不再参与，可以去干别的事情。传统I/O在没有DMA技术前，全程数据拷贝都需要CPU来做，严重消耗CPU。利用DMA的IO利用DMA之后：4次数据拷贝，其中DMA和CPU分别拷贝2次(CPU的时间多宝贵啊)2次系统调用导致的4次用户态与内核态的上下文切换DMA控制器进行数据传输的过程：用户进程调用read方法，向操作系统发出I/O请求，请求读取数据到自己的用户缓冲区中，进程进入阻塞状态，用户态切换至内核态；操作系统收到请求后，进一步将I/O请求发送DMA，然后
01开发板介绍此款开发板使用的是Xilinx公司的KINTEX-7系列的芯片，型号为XC7K325TFFG900，900个引脚的FBGA封装。在FPGA芯片的HP端口上连接了4片DDR3存储芯片，每片DDR3容量高达512M字节，组成64位的数据带宽。在FPGA的HR端口上连接了一个SODIMM接口，可以装配64位的DDR3内存条。1个128Mb的QSPIFLASH用来静态存储FPGA芯片的配置文件或者其它用户数据,外围扩展了丰富的外设接口供用户使用。02主要参数FPGA：XilinxKINTEX-7FPGA芯片XC7K325TFFG900。DDR3：四片大容量的512MByte（共2GB）高
感谢大家的支持，遇到相关问题可以询问我 虽然有可能我也不会😜😜 文章目录 目录 ✨一、NATServer技术背景 ✨二、NATServer技术原理✨三、实例讲解✨四、配置命令✨五、结果验证 ✨一、NATServer技术背景 产生背景：我们都知道IPv4地址是有限的，并且被分为两类，分别是我们所熟知的私网IP和公网IP。公网地址可以在Internet上直接使用，但私网IP只可以在本地网络进行使用（只要同一局域网内IP地址不重复即可）。为了解决局域网内设备
让我们看一下I2S规范，并尝试用FPGA播放音频文件。开篇第一步Inter-ICSoundInterface（简称I2S）是由飞利浦公司开发，用于通过不同IC之间的串行接口（例如从处理器到DAC）传输数字音频数据。该接口使用以下信号进行数据传输：SCK（串行时钟）——用于数据传输的时钟。SD（串行数据）-每个数据字的各个位通过该线传输。WS（字选择）-定义传输数据字的长度。它用于标记右或左音频通道。仅音频数据通过I2S传输。附加数据（例如各个总线用户的配置）通过其他接口传输。数据传输总是在两个总线之间沿一个方向进行，其中一路总线必须充当主机并负责生成时钟信号。在由多个发送器和接收器组成的复杂系
🎉🎉欢迎光临，终于等到你啦🎉🎉🏅我是苏泽，一位对技术充满热情的探索者和分享者。🚀🚀🌟持续更新的专栏《Spring狂野之旅：从入门到入魔》🚀本专栏带你从Spring入门到入魔 这是苏泽的个人主页可以看到我其他的内容哦👇👇努力的苏泽http://suzee.blog.csdn.net/在认识消息队列之前我想有必要说明什么是异步处理今天是女神节现在我们的坤坤很希望约他的女神出来当然结果不尽人意于是坤坤转念一想天下女神千千万何必单恋一枝花？ 他提出了这样一个理论“只要舔的够多够快总能成功的” 于是他转换策略 他决定在列表中循环 问完一个女神再问候下一个这就是同步处理但他发现效率太低了 等他问到第三个的
名称：基于FPGA的6位的电子密码锁VHDL代码Quartus AX301开发板（文末获取）软件：Quartus语言：VHDL代码功能：6位的电子密码锁1.每按下一个数字键，就输入一个数字，2.并在显示器上显示该数值，同时将先前输入的数据左移。3.此外，包含密码清除（密码右移），4.密码更改（可以通过按键修改新密码），5.密码上锁和密码解除（按下解除首先检查密码是否正确，密码正确就开锁）功能。6.密码连续错误3次报警本代码已在AX301开发板验证，AX301开发板如下，其他开发板可以修改管脚适配：1、工程文件2、程序文件3、程序编译4、RTL图5、管脚分配6、仿真图报警仿真密码输入仿真控制仿真
